Этот файл из на Викискладе и может использоваться в других проектах.
Информация с его страницы описания приведена ниже.
Краткое описание
A pad router for the Monterey Silicon Compiler
()
Автор
Rexach, Carlos Francisco.
Название
A pad router for the Monterey Silicon Compiler
Издательство
Monterey, California: U.S. Naval Postgraduate School
Описание
Thesis Advisor(s): Kirk, Donald E
"March 1988."
Thesis (M.S. in Electrical Engineering)--Naval Postgraduate School, March 1988
Includes bibliographical references (p. 168-171)
A two layer pad router is developed for the Monterey Silicon Compiler. Features include an improved pad placement routine that extracts information from the internal layout to minimize chip area and wiring lengths, and a track allocation algorithm that minimizes the use of polysilicon during net layout. The router's performance was compared to that of the MacPitt's Silicon Compiler with four distinct circuits. The Monterey pad router layouts were 5% to 25% faster, and 10% to 15% smaller than those produced by MacPitts. Keywords: VLSI design, MacPitts, Silicon compiler, CAD Tools, Pad router, Pad placement, Router, Theses. (kt)
US Navy (USN) author
Subjects: Electrical and computer engineering
Язык
en_US
Дата публикации
1988
publication_date QS:P577,+1988-00-00T00:00:00Z/9
Текущее местонахождение
IA Collections: navalpostgraduateschoollibrary; fedlink; americana
Инвентарный номер
padrouterformont00rexa
Примечания
some content may be lost due to the binding of the book.
FEDLINK - United States Federal Collection padrouterformont00rexa (User talk:Fæ/IA books#Fork8) (batch 1987-1989 #5142)
Использование файла
Нет страниц, использующих этот файл.
Метаданные
Файл содержит дополнительные данные, обычно добавляемые цифровыми камерами или сканерами. Если файл после создания редактировался, то некоторые параметры могут не соответствовать текущему изображению.